HDL Design

Erstellen von HDL Beschreibungen für ASIC und FPGA Designs Egal ob Sie mit VHDL oder Verilog arbeiten werden Sie feststellen, dass sich Hardwarebeschreibungssprachen (HDL = Hardware Description Languages) von sequentiellen Programmiersprachen unterscheiden, da es sich bei VHDL und Verilog um parallele Sprachen handelt, die für das Modellieren von Hardware spezifiziert wurden. Suchen Sie eine integrierte Entwicklungsumgebung, die auch die Möglichkeiten bietet, Blockdiagramme und Zustandsübergangsdiagramme (Automaten) direkt in einem grafischen Editor einzugeben und den entsprechenden VHDL oder Verilog Code automatisch zu generieren? Möchten Sie zusätzlich die Möglichkeit haben HDL Code mit einem integrierten Texteditor zu erstellen und das Design direkt im gleichen Werkzeug zu simulieren? Dann empfehlen wir Ihnen Active-HDL von ALDEC. In großen Entwicklungsteams wird oftmals von verschiedenen Entwicklern parallel auf die Code Files zugegriffen. Hier kommen dann Entwicklungsprozesse zum Einsatz, die stark an aus der Softwareentwicklung stammende Prozesse erinnern. In solchen Fällen hat eine Textbasierte Entwicklungsumgebung einige Vorteile, da dann die Source Files reine Textfiles sind. Rein textbasierte Editoren finden sich in den Werkzeugen Riviera-Pro und Sigasi. Bei auf Text basierten Systemen sollen Fehler direkt im Code angezeigt werden und statische Tests integriert oder integrierbar sein. Auch die direkte Anbindung zum Simulator sollte nicht fehlen. Dies ist sowohl bei Sigasi als auch beim Riviera-Pro Texteditor der Fall. Während Sigasi ein vom Simulator unabhängiger Editor ist, ist der Riviera-Pro Texteditor ein fester Bestandteil der Simulationsumgebung.